CY7C1565KV18-500BZXC

Il CY7C1565KV18-500BZXC è una SRAM con pipeline sincrona da 1,8 V, dotata di architettura QDR II+. Simile all'architettura QDR II, l'architettura QDR II+ è composta da due porte separate: la porta di lettura e la porta di scrittura per accedere all'array di memoria. L'espansione della profondità viene realizzata con la selezione delle porte, che consente a ciascuna porta di operare in modo indipendente.

La porta di lettura ha uscite dati dedicate per supportare le operazioni di lettura e la porta di scrittura ha ingressi dati dedicati per supportare le operazioni di scrittura. L'architettura QDR II+ ha ingressi e uscite dati separati per eliminare completamente la necessità di "inversione di tendenza" del bus dati che esiste con i comuni dispositivi I/O.

A ciascuna porta si accede tramite un bus di indirizzi comune. Gli indirizzi per gli indirizzi di lettura e scrittura sono bloccati su fronti di salita alternati del clock di ingresso (K). Gli accessi alle porte di lettura e scrittura del QDR II+ sono completamente indipendenti l'uno dall'altro. Per massimizzare il throughput dei dati, sia le porte di lettura che quelle di scrittura sono dotate di interfacce DDR.

Ciascuna posizione dell'indirizzo è associata a quattro parole a 36 bit (CY7C1565KV18) che entrano o escono in sequenza dal dispositivo. Poiché i dati vengono trasferiti in entrata e in uscita dal dispositivo su ogni fronte di salita di entrambi i clock di ingresso (K e K), la larghezza di banda della memoria viene massimizzata semplificando la progettazione del sistema eliminando i "turnaround" del bus.

caratteristiche del prodotto